PCB工程师是从事各类电子设备和信息系统研究、教学、产品设计、科技开发、生产和管理等工作的高级工程技术人才。一般分为硬件工程师和软件工程师。
硬件工程师的职责
硬件工程师主要负责以下工作：
- 电路分析和设计。
- 使用电脑软件进行PCB设计。
- 测试和调试PCB线路板，包括焊接电子元件。
进阶：硬件与软件的协作边界在哪里
原文把工程师分为硬件与软件两类，实际项目中两者的职责交叉处最容易出问题。一个典型的划分方式是按「谁对什么负责」来界定：
| 事项 | 硬件负责 | 软件负责 |
|---|---|---|
| 电路功能实现 | 是 | 否 |
| 上电时序与复位逻辑 | 提供电路保障 | 控制时序 |
| IO 口默认状态 | 上下拉与默认电平 | 初始化配置 |
| 异常保护 | 硬件级限流与保护 | 异常处理与恢复 |
| 功耗预算 | 电源架构与选型 | 低功耗模式调度 |
原文第 2 条提到「硬件应确保不论软件如何操作，都不会在短时间内发生永久性损坏」，这正是边界的核心原则：软件可以出错，但硬件必须兜底。把保护完全交给软件，等于把产品的可靠性押在代码没有 bug 上。
- 上电默认态要硬件保证：不能依赖软件初始化才让 IO 处于安全电平；
- 关键使能信号加硬件互锁：如电机驱动的方向与使能不能同时有效；
- 过流与过压保护走硬件：软件保护响应太慢，来不及。
- 列出所有可能造成硬件损坏的操作组合；
- 对每一种组合判断是否能靠电路本身阻断；
- 不能阻断的，补充硬件互锁或限流措施。
设计缺陷清单见10个线路板设计工艺缺陷总结；信号完整性见PCB设计中信号完整性问题。
软件工程师的职责
软件工程师主要负责以下工作：
- 单片机、DSP、ARM、FPGA等嵌入式程序的编写和调试。
- FPGA程序的开发，有时属于硬件工程师的工作范畴。
虽然PCB工程师们是高级技术人才，但是人无完人，他们也常常犯一些常见的错误。下面，让我们看看这些常见错误，也许你中招了呢？
进阶：把常见错误按发生阶段分类
原文列出的七个错误看似零散，其实可以按「发生在哪个阶段」归成四类。分类的意义在于：每个阶段可以配一套对应的检查动作，而不是等板子回来才发现问题。
| 阶段 | 典型错误 | 对应检查动作 |
|---|---|---|
| 器件选型 | 选了不存在的阻值、过度使用昂贵器件 | BOM 标准化与替代料审查 |
| 原理图 | 上下拉随意、IO 悬空、忽略软件影响 | 原理图评审清单 |
| PCB 实现 | 自动布线、功耗与散热失控 | 布线规则设定与热评估 |
| 逻辑实现 | FPGA 资源过度使用 | 资源与功耗预算评审 |
值得注意的是，越靠前的阶段，修正成本越低。器件选型阶段改一个阻值是零成本，等到量产后再改，就可能涉及库存、贴片程序与验证的一连串返工。
- 选型阶段：建立常用器件库，优先选用已有料号；
- 原理图阶段：对每个 IO 口明确其默认状态与用途；
- PCB 阶段：先布关键网络，再评估散热，最后才考虑自动布线。
常见错误详解见如何避免印刷电路板设计中的常见错误；间距要求见电气安全间距。
1. 选择错误的电阻阻值
错误观念： 这些拉高/拉低的电阻用多大的阻值关系不大，就选个整数5K吧。
点评： 市场上并不存在5K的阻值，最接近的是4.99K（精度1%），其次是5.1K（精度5%）。使用20%精度的4.7K电阻可以节省成本，同时保持性能。
2. 忽视软件对硬件的影响
错误观念： 这部分电路只要要求软件这样设计就不会有问题。
点评： 软件是经常发生意外的，程序跑飞后可能导致不可预料的操作。硬件应确保不论软件如何操作，都不会在短时间内发生永久性损坏。
进阶：成本意识的三个具体落点
原文第 3 条指出自动布线会增大面积与过孔数量。把「成本意识」落到可执行的地方，主要有三个方向：
| 落点 | 常见浪费 | 改善动作 |
|---|---|---|
| 器件成本 | 选了超出需求精度与温漂的器件 | 按实际指标选型，建立优选库 |
| 板面积 | 布局松散、自动布线导致面积虚高 | 优化布局，关键网络手工布 |
| 工艺成本 | 参数收紧、层数偏多 | 按需求分组设定规则，评估层数 |
器件成本里最典型的例子就是原文提到的电阻精度：1% 精度与 5% 精度的价差在小批量时不明显，但在百万级出货时是实打实的差异。同理，选用 0.1% 精度或低温漂电阻，只有在确有必要（如精密测量、基准源）时才值得。
- 建立优选器件库：把常用阻容、连接器收敛到少数料号，量大了议价空间也大；
- 减少料号种类：料号越多，贴片换料次数越多，加工费越高；
- 避免单一来源器件：没有替代料的器件一旦缺货，会直接卡住生产。
- BOM 定稿前做一次料号归并；
- 对每个器件标注是否有替代料；
- 对高价器件单独确认是否有更经济的选择。
降本方法见降低PCB采购成本的六种方法；板材选型见PCB板材。
3. 过度使用昂贵的组件
错误观念： 这板子的PCB设计要求不高，就用细一点的线，自动布吧。
点评： 自动布线通常占用更大的PCB面积，同时增加了过孔数量。这会导致成本上升，并增加供应商的制造成本。
4. 忽视功耗问题
错误观念： 我们这系统是220V供电，就不用在乎功耗问题了。
点评： 低功耗设计不仅有助于节省电能，还可以降低电源模块和散热系统的成本，减少电磁辐射和热噪声的干扰。
进阶：上下拉电阻怎么定量选
原文指出不是每个信号都需要上下拉。要判断「是否需要」与「选多大」，可以从三条线索入手：
- 看器件手册的推荐值：多数芯片会直接给出典型上下拉阻值，这是第一依据；
- 看信号速率：I²C 这类开漏总线的上拉阻值由总线电容与目标上升时间决定，速率越高阻值越小；
- 看功耗约束：上拉电阻在信号为低时持续消耗电流，电池供电场合要选大阻值。
以 I²C 为例，上拉阻值的下限由驱动能力决定，上限由上升时间决定：
| 模式 | 速率 | 常用上拉阻值 | 约束来源 |
|---|---|---|---|
| 标准模式 | 100 kHz | 4.7 – 10 kΩ | 上升时间宽松 |
| 快速模式 | 400 kHz | 2.2 – 4.7 kΩ | 上升时间收紧 |
| 高速模式 | 3.4 MHz | 1 – 2 kΩ 或主动上拉 | 总线电容影响显著 |
反过来，不该加上下拉的典型情况包括：推挽输出且已明确默认电平的信号、内部已集成上下拉且默认使能的 MCU 引脚、以及模拟信号路径上随意加的电阻。这些多余的电阻除了增加功耗与成本，还可能影响信号边沿。
- 先查器件手册，确认引脚类型与内部上下拉情况；
- 对开漏与三态总线，按速率与总线电容算阻值；
- 对普通信号，确认上电默认态是否需要外部保障；
- 把不需要的上下拉从 BOM 中删除。
未用 IO 处理与可靠性见19个线路板可靠性和微切片技术要点；测试方案见PCBA测试。
5. 不合理上下拉信号线
错误观念： 这些总线信号都用电阻拉一下，感觉放心些。
点评： 信号需要上下拉的原因不同，不是每个信号都需要拉。不必要的上下拉电阻会增加功耗，增加成本。
6. 悬空不用的I/O口
错误观念： CPU和FPGA的这些不用的I/O口怎么处理呢？先让它空着吧，以后再说。
点评： 不用的I/O口如果悬空可能受到外界的干扰成为意外输入信号。最好的方法是设成输出。
7. 过度使用FPGA资源
错误观念： 这款FPGA还剩这么多门用不完，可尽情发挥吧。
点评： FPGA的功耗与使用的触发器数量成正比。尽量减少高速触发器数量是降低FPGA功耗的方法。
进阶：原理图评审的十项检查
把原文七条错误扩展成一份原理图评审清单，能在投板前拦住大部分问题：
| 序号 | 检查项 | 说明 |
|---|---|---|
| 1 | 所有器件料号真实存在且有库存 | 避免选到不存在的阻值 |
| 2 | 每个 IO 口都有明确定义 | 消除悬空引脚 |
| 3 | 上下拉电阻有依据 | 按手册与速率确定 |
| 4 | 上电与掉电时序有电路保障 | 不依赖软件初始化 |
| 5 | 电源轨的容差与压降核算 | 避免低压下异常 |
| 6 | 功耗预算与散热路径 | 高热器件有散热措施 |
| 7 | 保护器件齐备 | 过流、过压、ESD、反接 |
| 8 | 测试点与调试接口 | 关键信号可测 |
| 9 | 替代料与供货风险 | 避免单一来源 |
| 10 | 与结构、软件的接口一致 | 接口定义三方确认 |
评审的形式不重要，重要的是有人用同一份清单逐项过一遍。实践中，由非设计者本人做交叉评审效果最好——设计者容易对自己的假设视而不见。
结论
作为PCB工程师，了解并避免这些常见错误将有助于提高工作的效率和产品质量。不断学习和改进，将使您成为更出色的工程师。
进阶：从「记住错误」到「建立防线」
靠记忆避免错误并不可靠，因为项目一忙，检查就一定会被压缩。更有效的做法是把防错机制固化到流程与工具里：
- 器件库标准化：把优选料号固化进库，从源头杜绝「选了不存在的阻值」；
- 设计规则内置：把线宽、间距、过孔等规则写进 EDA 工具的约束管理器，靠 DRC 强制检查；
- 评审清单制度：原理图与投板各一份清单，完成一项勾一项；
- 失败案例归档：把历史上出过的问题整理成案例库，新人也能直接受益。
这四项的共同点是：把对个人经验的依赖，转换成对流程与工具的依赖。经验和清单不矛盾，清单只是把经验变成可复用的形式，让团队里每个人都能达到同样的下限。
常见问题解答
问题：为什么选择5K电阻是错误的？
答：市场上不存在5K的电阻阻值，最接近的是4.99K和5.1K，选择更接近的阻值可以节省成本并保持性能。
问题：为什么需要关注软件对硬件的影响？
答：软件常常发生意外，不论软件如何操作，硬件都不应在短时间内发生永久性损坏。
问题：为什么要避免过度使用昂贵的组件？
答：过度使用昂贵的组件会增加成本，同时增加制造复杂性。
问题：为什么要关注功耗问题？
答：低功耗设计可以降低电能消耗，减少成本，并减少电磁辐射和热噪声的干扰。
问题：为什么不合理上下拉信号线会有问题？
答：不必要的上下拉电阻会增加功耗和成本，应根据信号需求合理选择是否拉高或拉低。
问题：FPGA 资源用满会有什么具体后果？
资源占用率高会带来三个实际问题：一是功耗上升，触发器数量与动态功耗近似成正比；二是布线拥塞加剧，时序收敛困难，往往需要降频才能通过；三是后期改动空间不足，任何功能调整都可能引发大范围重新布局布线。工程上通常把资源占用控制在 70% – 80% 以内。
问题：为什么低功耗设计不只是省电？
低功耗带来的是连锁收益：电源模块的容量与成本可以下降，散热结构可以简化甚至取消风扇，产品体积随之缩小，同时电磁辐射与热噪声降低，系统的模拟精度稳定性也会改善。因此在电池供电之外的场景，低功耗同样有价值。
问题：自动布线在什么情况下可以用？
在低速、低密度、对时序与阻抗没有要求的板上可以使用，例如简单的接口转接板、电源分配板。使用前应先设定好规则（线宽、间距、过孔类型），布完再人工检查一遍关键网络。对含有高速信号、差分对或密集 BGA 的板，不建议依赖自动布线。
问题：悬空的 IO 口设成输出就一定安全吗？
设成输出通常比悬空安全，但要注意两点：一是设为输出后若外部有强驱动信号接入，可能形成冲突电流，因此要选一个不会与外部冲突的电平；二是部分引脚在配置为输出前仍处于高阻态，上电瞬间的状态由芯片内部决定，需要在手册中确认默认行为。
问题：如何判断一个器件是否「过度设计」？
把器件的关键指标与实际工作条件逐一对照：电阻看精度与温漂是否满足误差预算，电容看耐压、容差与温度特性是否匹配，芯片看工作温度范围与接口速率是否超出需求。只要有一项明显超出实际需求，就存在成本优化空间。
问题：原理图评审应该在什么时候做？
最佳时机是原理图基本完成、尚未进入 PCB 布局之前。这个阶段改动成本最低，且能同时约束后续的布局布线。若等到 PCB 布线完成后再回头改原理图，往往需要同步修改布局，工作量成倍增加。
问题：为什么要把失败案例归档？
因为同类错误会反复发生，而且往往由不同的人在不同的项目上重复。把失败现象、根因、改进措施与验证结果整理成案例，能让经验在团队内复用，也能在新项目评审时直接对照检查，是投入产出比最高的质量活动之一。
延伸内容：如何避免印刷电路板设计中的常见错误 · 为什么需要PCB组装测试
