细间距 BGA 逃线受限
当通孔方案无法在 BGA 区域完成有效逃线,可评估激光盲孔、via-in-pad 与 HDI 积层。
量产以一阶(1+N+1)与二阶(2+N+2)HDI为标准能力;三阶(3+N+3)及任意层互联(ELIC)根据叠层、微孔结构与对位要求专项评估。 量产最小线宽间距 0.075mm、激光盲孔 0.10mm,支持盲孔、埋孔、错孔、叠孔与盘中孔设计, 从打样验证到批量量产一站式交付。
激光盲孔 + 埋孔 / 镀通孔混合互连
HDI 的价值是用激光微孔与顺序积层释放布线空间,而不是单纯追求更高阶数。先从器件、布线和可靠性约束判断,通常比直接指定“一阶/二阶/三阶”更有效。
当通孔方案无法在 BGA 区域完成有效逃线,可评估激光盲孔、via-in-pad 与 HDI 积层。
微孔结构直接影响压合次数、填孔工艺、良率与成本。空间允许时不应为了“更高阶”而过度使用叠孔。
高速项目需要同时评估材料 Dk/Df、介质厚度、线宽、铜厚、背钻和过孔 stub,而不仅是 HDI 阶数。
极限样板参数不等于稳定量产窗口。NPI 阶段应提前锁定材料、叠层、微孔结构、检测方法与验收标准。
阶数直接决定布线密度、加工难度与成本。BGA pitch 可作为初步判断依据,但不能单独决定 HDI 阶数。下表用于快速筛选;最终方案还需结合 BGA 逃线、层叠、微孔结构、阻抗、板厚与可靠性要求进行 DFM 评审。
| 阶数 | 结构表示 | 适用 BGA Pitch | 激光孔径 | 层间对位精度 * | 量产状态 |
|---|---|---|---|---|---|
| 一阶 HDI | 1+N+1 | 0.5 mm | 0.10 mm | ± 25 μm | 量产标准 |
| 二阶 HDI | 2+N+2 | 0.4 mm | 0.075 ~ 0.10 mm | ± 20 μm | 量产标准 |
| 三阶 HDI | 3+N+3 | 0.3 mm | 0.075 mm | ± 15 μm | 打样极限 · 量产需评审 |
| 任意层 HDI | ELIC / Any-layer | < 0.3 mm | 0.075 mm(更细需评估) | ± 10 μm | 专项评估 |
当前激光钻孔量产标准为 0.10 mm、打样极限 0.075 mm。三阶结构与任意层(ELIC)对层间对位精度要求更高, 需结合具体叠层、层压次数与对位能力做专项评审后再报价,不按常规能力直接承诺。层间对位精度为参考值,请工程核定。
左右滑动查看完整参数
0.5 mm
BGA pitch
↓一阶 HDI
1+N+1
0.4 mm
BGA pitch
↓二阶 HDI
2+N+2
0.3 mm
BGA pitch
↓三阶 HDI
3+N+3
< 0.3 mm
BGA pitch
↓任意层 ELIC
需专项评估
空间允许时优先错孔,可显著降低加工风险与成本。
| 对比项 | 叠孔(Stacked Via) | 错孔(Staggered Via) |
|---|---|---|
| 结构特征 | 上层盲孔与下层盲孔在同一位置垂直堆叠 | 上层盲孔与下层盲孔错开位置,不垂直堆叠 |
| 布线密度 | 更高,占用空间小 | 较低,占用空间相对较大 |
| 加工难度 | 高,需填孔电镀 + 精确对位 | 较低,无需填孔电镀 |
| 可靠性要求 | 需指定 IPC-4761 Type VII 填孔规范 | 常规工艺即可满足 |
| 成本影响 | 增加 2 ~ 3 次压合与填孔工序 | 工序更少,交期更短 |
| 景鹏PCB 能力 | 支持二阶及以上叠孔设计(需评审) | 支持全阶数错孔设计 |
下表分列「量产标准能力」与「打样·小批量极限能力」。量产标准值为可写入合同的能力口径;极限值需结合具体叠层与图形评审后确认。
| 参数项目 | 量产标准能力 | 打样 · 极限能力 | 备注说明 |
|---|---|---|---|
| 层数范围 | 4 ~ 16 层 | 4 ~ 32 层 | 含 HDI 叠构与多层板 |
| HDI 阶数 | 1+N+1 / 2+N+2 | 3+N+3 | 任意层(ELIC)需专项评审 |
| 最小线宽 / 间距 | 0.075 / 0.075 mm | 0.05 / 0.05 mm | 精细线路依赖 LDI 曝光工艺 |
| 最小激光钻孔孔径 | 0.10 mm | 0.075 mm | 激光孔纵横比 ≤ 1:1 |
| 最小机械钻孔孔径 | 0.20 mm | 0.15 mm | 机械孔纵横比 ≤ 12:1 |
| 成品板厚 | 0.8 ~ 3.2 mm | 0.4 ~ 3.2 mm | 超薄板需评估叠层对称性 |
| 最大板面尺寸 | 457 × 610 mm | 457 × 610 mm | 支持拼板(邮票孔 / V-cut)交付 |
| 成品铜厚 | 18 ~ 35 μm | 18 ~ 70 μm | 孔铜按 IPC-6012 Class 2:平均 ≥ 20 μm、单点 ≥ 18 μm |
| 阻抗控制公差 | ± 10% | ± 7% | 单端 / 差分,随货附 TDR 测试报告 |
| 支持基材 | FR4 标准 / 无卤 | FR4 高性能 / 罗杰斯系列 | 可依客户指定品牌与牌号选材 |
| 表面处理 | OSP / ENIG / 沉锡 | 沉银 / 电解金 / 金手指 / ENEPIG | 化学镍钯金可依需求提供 |
| 标准交期 | 5 ~ 8 个工作日 | 最快 72 小时(加急) | 加急限一阶、≤ 8 层、标准叠层,需排产确认 |
量产报价与交期以「量产标准能力」为基准;打样极限值需经工程评审后确认,不作为量产默认承诺。
左右滑动查看完整参数
以下为 HDI 项目在 DFM 评审与量产导入阶段最常核对的项目,可直接对照您的设计规范。
| 参数项目 | 能力 / 规格 | 说明 |
|---|---|---|
层间对位精度 * | ± 25 μm(一阶)/ ± 15 μm(三阶) | 顺序层压次数越多,累计对位公差越大 |
激光盲孔介质层厚度 * | 0.05 ~ 0.10 mm | 需与激光孔径匹配,纵横比 ≤ 1:1 |
填孔方式 * | 树脂塞孔 + 电镀盖帽 / 铜填孔 | 对应 IPC-4761 Type VI / Type VII |
盘中孔平整度 VIPPO * | ≤ ± 10 μm | 不平整会导致焊接空洞与立碑 |
最小阻焊桥宽度 * | 0.075 mm(量产)/ 0.05 mm(打样) | 绿色阻焊优于哑光黑等深色阻焊 |
背钻 Back Drill * | 支持,残留短桩 ≤ 0.20 mm | 高速信号改善插损与反射,需指定背钻层与深度 |
| 板厚公差 | ± 10%(≥ 1.0 mm)/ ± 0.10 mm(< 1.0 mm) | 薄板按绝对值管控 |
| 外形公差 | 锣边 ± 0.15 mm / 激光切割 ± 0.05 mm | 异形与高精度外形建议激光切割 |
翘曲度 Warpage * | ≤ 0.75%(常规)/ ≤ 0.50%(高精度 SMT) | 不对称叠层为翘曲超标主因 |
| IPC 验收等级 | IPC-6012 Class 2 / Class 3(可指定) | 外观按 IPC-A-600 验收 |
| 可靠性测试 | 热冲击 288℃/10s、TCT、HAST、HTS | 按 IPC-TM-650 方法,可出内部报告 |
| 阻抗测试 | TDR 时域反射测试,随货附报告 | 高速项目建议设计阶段提供仿真叠层 |
| 交付形式 | 单板 / 拼板(邮票孔、V-cut) | 真空防静电包装,附干燥剂与批次追溯码 |
带 * 的项目为按典型 HDI 产线规格给出的参考值,正式报价前由工程部门依据您的设计规范逐项核定。
左右滑动查看完整参数
精度需求决定品类,选错品类会直接推高成本。
| 板类 | 最小线宽 / 间距 | 最小孔径 | 典型层数 | 典型应用 |
|---|---|---|---|---|
| 普通多层板 | 0.15 / 0.15 mm | 0.30 mm(机械) | 4 ~ 12 层 | 工控、电源、通用电子 |
| 一阶 / 二阶 HDI | 0.075 / 0.075 mm | 0.10 mm(激光) | 4 ~ 16 层 | 手机主板、消费电子、车载中控 |
| 三阶及以上 HDI | 0.05 / 0.05 mm(打样) | 0.075 mm(激光) | 8 ~ 32 层 | AI服务器、5G基站、汽车雷达 |
| IC 载板 | 15 / 15 μm 级 | 50 μm(激光) | 2 ~ 16 层 | 芯片封装、FC-BGA、SiP |
HDI 的阶数能力最终要靠切片与检测数据说话。以下为 HDI 产线的关键工序、检测手段与体系认证。
不同应用对阶数、材料与可靠性的要求差异很大,选型时先看场景再看参数。
手机主板是 HDI 最大的应用市场,核心诉求是在有限面积内完成 SoC 与存储的密集逃逸布线。 主流方案为一阶到二阶 HDI,配合 0.4~0.5 mm pitch BGA 扇出与盘中孔设计, 板厚通常压到 0.8~1.0 mm 以满足整机厚度要求。这类项目对成本与交期最敏感, 我们一般建议在满足布线的前提下优先错孔、避免不必要的阶数升级。
典型产品:手机主板、平板、TWS 耳机、智能手表、便携设备
获取消费电子 HDI 报价AI 服务器与加速卡的 HDI 难点不在布线密度,而在高速信号的完整性: PCIe 5.0/6.0 与高速 SerDes 对插损、回损和阻抗一致性要求极高。 这类项目通常用三阶及以上结构,配合低损耗高速板材、背钻去除过孔短桩, 并把阻抗公差控制在 ±7%。建议在设计阶段就提供仿真叠层,由双方共同锁定介质厚度与线宽。
典型产品:AI 加速卡、服务器主板、交换机的高密背板与载板
获取服务器 HDI 报价车载 HDI 的核心是高可靠性:温度循环范围大、振动环境苛刻、生命周期长。 毫米波雷达板还要在 77 GHz 频段上控制介电损耗,通常需要罗杰斯等高频材料的混压结构。 车载项目通常需要更严格的材料、可追溯性与可靠性验证要求;IPC等级、可靠性测试及所需体系认证应在询价阶段逐项确认。
典型产品:毫米波雷达、域控制器、智能座舱、车载摄像头模组
获取车载 HDI 报价5G 基站与光网络设备同时要求高密度与低损耗:射频前端走线密集,中频与高速数字部分又要控制损耗。 常见做法是 RF 区用高频材料、数字区用高性能 FR4 的混压叠层,配合 HDI 完成 BGA 逃逸。 这类项目交付前建议完成全通道阻抗抽检,并确认混压界面的可靠性验证结果。
典型产品:5G 基站、AAU/RRU、光模块、路由器与交换机
获取通信 HDI 报价医疗与工控类 HDI 批量不大但对一致性与追溯性要求高,往往需要长期供货与稳定的工艺窗口。 这类项目我们更看重叠层与阻抗方案的固化:打样阶段确认的叠层、材料批次与工艺参数会写入量产作业指导, 后续返单按同一窗口执行,避免因材料批次切换导致阻抗漂移。
典型产品:便携超声、内窥镜模组、监护设备、工业控制器、机器视觉
获取医疗工控 HDI 报价以下参数是 HDI 板在制造中最常见的拒收原因,设计阶段提前确认可显著降低打样失败风险。
激光钻孔的孔壁呈锥形,纵横比超过 1:1 时电镀铜无法可靠覆盖孔底,导致开路。孔径 ≥ 介质层厚度,建议设计时留 15%~20% 余量。
叠孔设计需在图纸中明确标注 IPC-4761 Type VII 铜填孔 + 电镀盖帽规范,否则在热循环测试中可能出现孔铜断裂。
盘中孔(VIPPO)若不做平整化处理,焊接时会产生空洞或立碑。需标注平整度要求,如 ±10 μm。
HDI 积层应围绕芯板镜像对称,不对称叠层会导致板翘曲超标(常规要求 ≤ 0.75%,高精度 SMT 建议 ≤ 0.5%),影响后续装配。
阻抗值由线宽、介质厚度与材料 Dk 共同决定。高频项目建议在投板前提供仿真叠层,明确各层介质厚度与 Dk / Df,避免打样后反复调线宽。
速率达到 10 Gbps 以上时,未使用的过孔短桩(stub)会引入反射与插损。需在图纸中标注背钻层、深度与残留短桩要求(常规 ≤ 0.20 mm)。
从设计评审到成品出货,HDI 关键工序在洁净车间内完成,顺序层压与激光钻孔全程数据化管控。
解析 Gerber / ODB++,输出可制造性分析,确认阶数、叠层与盲埋孔方案。
依应用场景选定 FR4 / 无卤 / 罗杰斯材料,锁定来料批次与关键参数。
无菲林对位,实现 0.075 mm 级精细线路曝光,提升线路精度与一致性。
UV / CO2 激光成孔,量产标准 0.10 mm、打样极限 0.075 mm,支持叠孔与错孔。
全板电镀 + 图形电镀,叠孔与盘中孔按 IPC-4761 规范做填孔与盖帽。
HDI 特有工艺,多次压合逐层构建积层结构,层间对位精度严格管控。
ENIG / OSP / 沉银 / 沉锡等处理,保证焊盘可焊性与长期可靠性。
AOI + 飞针及治具电测 + X-ray 检测,附检测报告与 TDR 阻抗数据出货。
图形转移与钻孔区在万级环境完成,其余工序十万级,控制微尘与缺陷率。
自动光学检测叠加飞针与治具电测,覆盖开短路、线路缺陷等关键项。
对盲孔、叠孔与填孔质量进行 X-ray 与金相切片验证,确保互连可靠性。
可提供热冲击、TCT、HAST、HTS 等项目,出货附阻抗与切片测试数据。
不同阶段的 MOQ、交期与报价逻辑不同,先看清楚再决定从哪里切入。
了解成本构成可以减少来回沟通,也方便您在设计阶段就做出取舍。
资料越完整,越容易一次确认阶数、叠层和工艺风险。没有完整 Gerber 时,也可以先用关键参数做预评估。
以下是客户在HDI打样与量产咨询中最常提出的问题,如需进一步确认请直接联系工程团队。
一阶 HDI(1+N+1):一次激光钻孔形成盲孔,一次层压循环,适用于 0.5 mm pitch BGA 出线。
二阶 HDI(2+N+2):两次激光钻孔,两次层压循环,适用于 0.4 mm pitch BGA。
三阶 HDI(3+N+3):三次激光钻孔,三次层压循环,适用于 0.3 mm pitch BGA,属打样极限能力,量产需评审。
任意层 HDI(ELIC):每一层都通过激光钻孔互连,适用于 0.3 mm pitch 以下 BGA,需专项评估。
选型原则:看 BGA pitch。0.5 mm 选一阶,0.4 mm 选二阶,0.3 mm 选三阶,0.3 mm 以下考虑任意层。阶数越高布线密度越大,但成本和加工难度也相应增加,不建议过度设计。
量产标准能力是可以写进合同、在批量订单中稳定复现的口径:层数 4~16 层、阶数 1+N+1 / 2+N+2、线宽间距 0.075mm、激光盲孔 0.10mm、阻抗 ±10%。
打样·极限能力需要在具体叠层、图形分布与材料确认后判定:层数至 32 层、阶数至 3+N+3、线宽间距 0.05mm、激光盲孔 0.075mm、阻抗 ±7%。
两者区分开的目的是避免量产阶段出现预期落差。若设计要求接近极限值且需量产,建议在打样阶段同步做量产可行性评估。
任意层互联对激光孔径与层间对位精度要求最高,属于专项评估范畴,不按常规能力直接报价。
需要您提供:完整的叠层结构与层数、BGA pitch 与球数、目标激光孔径与对位精度要求、预期量产批量。 我们会结合当前激光钻孔能力(量产 0.10 mm / 打样 0.075 mm)与顺序层压的对位累计公差给出可行性结论。
如果评估后判定当前制程无法稳定满足,我们会明确告知,而不是先接单再改设计。
支持。背钻用于去除高速过孔的残留短桩(stub),常规可控制在 0.20 mm 以内,需在图纸中标注背钻层、深度与残留要求。
盘中孔(VIPPO)支持树脂塞孔 + 电镀盖帽与铜填孔两种方案,平整度可控制在 ±10 μm 以内。 叠孔结构建议指定 IPC-4761 Type VII 铜填孔规范,以降低热循环下的孔铜断裂风险。
量产标准为 线宽间距 0.075mm / 0.075mm、激光盲孔 0.10mm、机械孔 0.20mm。
打样极限可到 线宽 0.05mm / 0.05mm、激光盲孔 0.075mm、机械孔 0.15mm,需评审确认。
精细线路依赖 LDI 激光直接成像实现。如果设计线宽低于 0.075mm,建议先提供 Gerber 做可制造性评估。
常规 HDI 打样交期为 5 ~ 8 个工作日;加急最快 72 小时,适用条件为一阶、≤ 8 层、标准叠层且排产允许。
打样阶段通常 5 ~ 20 片即可启动,小批量试产建议 50 ~ 500 片,量产订单依叠层与批量排产报价。打样费在后续量产订单中可按规定抵扣,具体规则请在询价时确认。
叠孔(Stacked Via):上层盲孔与下层盲孔在同一位置垂直堆叠,布线密度高,但每次层压后需精确对位并做填孔电镀,加工难度大、成本更高。
错孔(Staggered Via):上下盲孔错开位置,不垂直堆叠,无需填孔电镀,工序更少、交期更短,但占用空间较大。
我们支持二阶及以上叠孔设计(需评审),同时支持全阶数错孔设计。如果空间允许,建议优先采用错孔设计以降低加工风险与成本。
为了给出准确报价,建议提供以下资料:
1. Gerber 或 ODB++ 文件(必需)
2. 叠层结构与层数要求(含阶数要求)
3. 基材与表面处理要求(FR4 / 无卤 / 罗杰斯、ENIG / OSP 等)
4. 盲埋孔设计要求(错孔 / 叠孔 / 盘中孔、是否背钻)
5. 阻抗要求与叠层仿真文件(高速项目)
6. 数量与交期要求
如果暂时没有完整图纸,也可以先提供参数需求(层数、阶数、线宽、尺寸、数量),我们可先给出参考价格区间。
普通多层板:机械钻孔通孔互连,最小线宽约 0.15mm、孔径约 0.3mm,适用于工控、电源等通用场景。
HDI 板:激光钻孔盲埋孔 + 积层结构,量产线宽 0.075mm、打样至 0.05mm,激光孔径 0.075~0.10mm,适用于手机、服务器、车载等小型化高密度场景。
IC 载板:精度要求更高(线宽 15~20μm 级),用于芯片封装级别,制造难度与成本显著高于 HDI。
简单理解:HDI 是"板级高密度互连",IC 载板是"芯片级封装互连",两者应用场景与精度要求不同。
量产阻抗公差为 ±10%,打样可做到 ±7%,支持单端与差分阻抗设计,出货可随附 TDR 时域反射测试报告与切片、膜厚数据。
对于 5G 通信、PCIe 5.0/6.0 等高速应用,建议在设计阶段就与工程团队沟通叠层方案与材料选型,必要时提供仿真叠层,以便提前锁定介质厚度与线宽。
可以。我们支持在收到图纸前先签署保密协议,也接受贵司版本的 NDA 模板;如您还没有模板,可向业务窗口索取我方标准版本。
内部流程上,客户图纸仅用于工程评估与报价,参与人员限定在项目所需范围内,项目结束或终止后可依申请删除相关文件。
可以验厂。我们配合客户进行供应商审核与现场验厂,可提前提供体系文件、工艺流程与检测能力清单,审核后按整改项反馈并跟进闭环。
交付形式支持单板与拼板(邮票孔 / V-cut),出货采用真空防静电包装,附干燥剂与湿度指示卡,外箱标注批次号与追溯码,便于来料检验与问题追溯。
填写右侧表单或直接将资料发给工程师。收到资料后我们会先完成可制造性评估, 再给出明确的报价与交期方案 —— 评估本身不收费。
Gerber / ODB++、叠层、板厚、材料、盲埋孔结构、阻抗、表面处理、数量与目标交期。资料暂不完整时,也可先提交 BGA pitch、层数和关键线宽/孔径做预评估。
带 * 为必填。没有图纸也可以先提交参数需求。