IC载板定制与
高精密封装基板制造

量产基准能力为 20/20 μm，这是可以写进合同、并在批量订单中稳定复现的口径； 打样极限能力为 15/15 μm，需要在具体叠层、图形分布与材料确认后才能判定是否可行。

两者区分开的目的是避免量产阶段出现预期落差。若您的设计要求 15/15 μm 且需量产， 建议在打样阶段就同步做量产可行性评估，我们会明确告知能否固化到批量。

BT（双马来酰亚胺三嗪）载板成本相对较低、机械强度好，适合层数较少、线宽要求在 20 μm 以上的 BGA、CSP 封装场景， 广泛用于存储芯片、MEMS、消费类模组。

ABF（Ajinomoto Build-up Film）载板介电性能更优、可实现更细线路与更高层数，适合 FC 覆晶封装、 高算力芯片、5G 通信等对信号完整性和布线密度要求高的场景，但成本与工艺难度更高。

选择建议：看层数、线宽要求与信号频率。层数 ≥ 10 层、线宽 ≤ 15 μm 或高频高速应用，优先考虑 ABF； 中低层数、成本敏感型项目，BT 更具性价比。

可以。我们支持在收到图纸前先签署保密协议，也接受使用贵司版本的 NDA 模板。 如您还没有模板，可向业务窗口索取我方标准版本。

内部流程上，客户图纸仅用于工程评估与报价，参与人员限定在项目所需范围内； 文件上传与存储按项目隔离管理，项目结束或终止后可依申请删除相关文件。

常规 IC 载板打样交期为 5 ~ 10 个工作日，适用条件为标准叠层、BT 基材、层数 ≤ 8 层； 更高层数或 ABF 材料的叠层需单独评估。加急项目可申请绿色通道，交期另行确认。

打样阶段通常 5 ~ 20 片即可启动；小批量试产建议 50 ~ 500 片；量产订单依叠层与批量排产报价。 打样费用在后续量产订单中可按规定抵扣，具体规则请在询价时确认。

目前支持 BGA、CSP、FC（覆晶）、SiP（系统级封装） 四大主流封装类型的载板定制， 同时可承接 COB、QFN 等衍生封装形式的载板需求。

层数覆盖 2 ~ 20 层（量产承诺 2 ~ 16 层），支持 BT / ABF / 类载板 FR4 基材，可依客户指定品牌与型号选材。 若您的封装形式不在上述范围内，可将封装图纸发给我们做专项评估。

为了给出准确报价，建议提供以下资料：

1. Gerber 或 ODB++ 文件（必需）
2. 叠层结构与层数要求
3. 基材与表面处理要求（BT / ABF、ENEPIG / ENIG 等）
4. 数量（打样数量与量产预估量）
5. 交期要求

如果暂时没有完整图纸，也可以先提供参数需求（层数、线宽、尺寸、数量）， 我们可先给出参考价格区间，待图纸补齐后再出正式报价。

量产阻抗控制公差为 ± 8%，打样可做到 ± 7%，支持单端阻抗与差分阻抗设计， 出货可随附 TDR 阻抗测试报告与切片、膜厚数据。

对于高频高速应用（如 5G/6G 通信、高速 SerDes 接口）， 建议在设计阶段就与我们的工程团队沟通叠层方案，以便在材料选型与线宽设计上提前做优化。

我们通过对称叠层设计、压合曲线优化与铜厚分布平衡来控制翘曲，翘曲目标需按封装尺寸、叠层、铜分布和客户规范共同确定； 大尺寸覆晶载板需结合封装体结构与回流曲线做联合仿真后确定目标值。

可靠性方面可提供 TCT（温度循环）、HAST（高加速温湿度）、HTS（高温储存）、PCT（压力锅蒸煮） 以及回流焊模拟测试，可出内部报告，第三方报告需另行安排周期。

可以。我们配合客户进行供应商审核与现场验厂，可提前提供体系文件、工艺流程与检测能力清单， 审核后按整改项反馈并跟进闭环。已进入量产的项目可按需提供周期性质量数据。

可按 单颗、strip、array（拼板） 三种形式交付，具体以后段封装工序的上料方式确定。

出货采用真空防静电包装，附干燥剂与湿度指示卡，外箱标注批次号与追溯码，便于来料检验与问题追溯。