PCB阻抗误差为什么是±10%？阻抗变化与信号反射的关系

在PCB（Printed Circuit Board，印刷电路板）设计中，阻抗匹配是一个至关重要的概念，尤其是在高速数字电路和射频电路中。阻抗的变化可以导致信号反射噪声，影响电路性能。本文将详细探讨阻抗变化次数对信号反射的影响以及如何在PCB设计中避免这一问题。

进阶：反射是怎么算出来的

信号在阻抗突变处会发生反射，反射强度由反射系数决定。理解这个公式，就能理解为什么 10% 是一个常用的门槛：

可以看到，反射系数大致等于阻抗偏差的一半。因此当噪声预算限定在电压摆幅的 5% 时，对应的阻抗偏差就是 10%——这就是 ±10% 这个常见指标的由来。

• 反射系数 = (Z2 − Z1) / (Z2 + Z1)：阻抗差越大、绝对值越小，反射越强；
• 正反射与负反射：阻抗变大产生正反射，阻抗变小产生负反射；
• 多次反射会叠加或抵消：取决于间距与时序，这也是二次变化可能「自愈」的原理。

阻抗基础见什么是PCB阻抗；影响因素见影响PCB阻抗的4个主要因素。

1. 阻抗变化的种类

阻抗变化可以分为两种主要类型：一次阻抗变化和二次阻抗变化。

1.1 一次阻抗变化

一次阻抗变化指的是阻抗在整个线路中只发生一次变化。例如，线宽从8mil变到6mil后，一直保持6mil宽度。对于这种情况，要达到突变处信号反射噪声不超过电压摆幅的5%这一噪声预算要求，阻抗变化必须小于10%。但有时很难做到这一点，特别是在使用FR4板材上的微带线时。举例来说，如果线宽从8mil变为6mil，特性阻抗会发生显著变化，达到20%。这将导致反射信号的幅度超标。

1.2 二次阻抗变化

二次阻抗变化是指阻抗在线路中多次变化。例如，线宽从8mil变到6mil，然后在拉出2cm后又变回8mil。在这种情况下，两个端点处都会发生反射，一次是阻抗增加导致的正反射，接着是阻抗减小导致的负反射。如果两次反射的时间间隔足够短，它们可能相互抵消，减小影响。

进阶：颈状段长度为什么是关键变量

把「线宽从 8 mil 变 6 mil 再变回 8 mil」这段窄线看作一个颈状段，它产生的两个反射点会相互作用。结果取决于颈状段的时延与信号上升时间的比例：

这条规律有一个非常实用的推论：如果阻抗突变无法避免，就把它做得足够短。短到两个反射在时间上无法分辨时，它们会互相抵消，实际影响远小于静态计算的结果。

1. 先估算突变处的时延：长度除以信号传播速度；
2. 与上升时间的 20% 比较：小于则可接受；
3. 超标则缩短突变段：而不是单纯把线宽改回去。

• BGA 扇出区是典型场景：引脚间走线被迫变窄，只要颈状段短，影响可控；
• 过孔也是颈状段：过孔的阻抗通常低于走线，短过孔的影响因此有限；
• 长距离走窄线才是问题：此时反射完全分离，噪声叠加。

高速走线规则见九条高速PCB信号走线规则；信号完整性见PCB设计中信号完整性问题。

2. 阻抗变化次数与信号反射的关系

阻抗变化次数与信号反射的关系取决于多个因素，包括阻抗变化的大小、信号上升时间以及线宽变化的长度。

2.1 阻抗变化的大小

阻抗变化的大小直接影响信号反射的程度。较大的阻抗变化会导致更显著的反射。因此，在PCB设计中，需要注意尽量减小阻抗的变化。

2.2 信号上升时间

信号的上升时间也是影响信号反射的因素之一。研究和实验表明，只要阻抗变化处的时延小于信号上升时间的20%，反射信号就不会造成问题。这意味着，如果信号上升时间为1ns，那么阻抗变化处的时延应小于0.2ns，对应1.2英寸的线路长度。因此，在设计中，需要考虑信号的上升时间以确定阻抗变化处的时延是否在可接受范围内。

2.3 线宽变化的长度

线宽变化的长度也会影响信号反射。如果线宽变化的颈状部分长度较长，那么反射可能会更显著。因此，在PCB设计中，可以尝试减小线宽变化的颈状部分长度，以减小反射的影响。

进阶：实际板上的阻抗偏差从哪里来

设计算出来的阻抗与实测总有差距，偏差主要来自以下几个制造环节：

把这些项叠加起来，就不难理解为什么行业普遍采用 ±10% 作为标准容差——它是在制造能力与设计需求之间取得的平衡。要求 ±5% 通常可行但成本上升，要求 ±7% 是高速场合的常见折中。

阻抗与损耗见PCB阻抗和损耗对信号的影响；阻抗匹配见PCB设计中的阻抗匹配与0欧电阻。

3. 如何避免信号反射噪声

为了避免信号反射噪声，PCB设计人员可以采取以下措施：

3.1 减小阻抗变化

尽量减小阻抗变化的幅度，特别是一次阻抗变化。这可以通过优化线宽和线间距来实现。

3.2 考虑信号上升时间

在设计中考虑信号的上升时间，确保阻抗变化处的时延不超过信号上升时间的20%。

3.3 减小线宽变化的颈状部分长度

尽量减小线宽变化的颈状部分长度，以降低反射的影响。

需要注意的是，PCB设计中的参数不可能像理论中那样精确。因此，在实际设计中，需要根据实际情况进行适当的修订和调整。

进阶：把阻抗控制落到实处的六个动作

1. 先拿板厂叠构：不要自行假设介质厚度，用板厂的实际物料参数计算；
2. 用场求解器算线宽：经验公式在厚铜、细线场合误差明显；
3. 把阻焊纳入计算：外层走线的阻焊会降低阻抗；
4. 在板上放阻抗测试条：与板同批制作，作为实测依据；
5. 首板测 TDR 并反馈：把偏差回填，调整线宽或介质；
6. 固化经验值：同材料同叠构的修正系数记录下来复用。

其中第 1 条和第 4 条最容易被跳过。没有板厂叠构的计算是自说自话，没有测试条的阻抗要求是无法验证的。这两项补齐，阻抗控制才真正形成闭环。

• 换层要补地过孔：换层处的回流路径必须跟着换层；
• 避免跨分割：参考平面不连续时，阻抗无从谈起；
• 关键网络单独标注：只对真正需要的网络提阻抗要求，避免全板加严。

常见设计错误见如何避免印刷电路板设计中的常见错误；差分布线规则见单端和差分信号的PCB布线规则。

结论

阻抗变化次数在PCB设计中是一个重要的考虑因素，它与信号反射噪声有着密切的关系。通过减小阻抗变化、考虑信号上升时间以及减小线宽变化的颈状部分长度，可以有效地避免信号反射噪声，提高PCB电路的性能和可靠性。

---

进阶：±10%、±7%、±5% 怎么选

选择的原则是按需收紧，而不是一律最严。一块板上通常只有少数网络真正需要 ±5%，其余维持 ±10% 即可。把整板都按最严要求下发，只会推高成本与交期，对实际性能并无帮助。

此外要注意，阻抗容差只是信号完整性的一个环节。链路预算还要考虑损耗、抖动与串扰，阻抗达标并不等于链路一定工作正常，最终仍要以系统级测试为准。

• 按接口类型定容差：不同协议规范对阻抗与回波损耗有明确要求，先查规范；
• 按链路长度定容差：链路越长，反射累积越明显，容差应相应收紧；
• 按成本反推取舍：容差每收紧一档，先确认带来的性能提升是否值得。

常见问题解答

1. 阻抗变化次数对PCB设计有多重要？

阻抗变化次数在高速数字电路和射频电路的PCB设计中非常重要，因为它们与信号反射噪声有关，可能影响电路性能。

2. 为什么一次阻抗变化很大时会产生信号反射噪声？

一次阻抗变化很大时，反射信号的幅度也会很大，可能超出了噪声预算要求，影响电路性能。

3. 信号上升时间如何影响信号反射？

信号上升时间较短时，阻抗变化处的时延需要更小才能避免信号反射。长信号上升时间可以容忍较大的时延。

4. 为什么要减小线宽变化的颈状部分长度？

减小线宽变化的颈状部分长度可以降低反射的影响，使信号更稳定。

5. PCB设计中的参数是否需要精确匹配理论值？

PCB设计中的参数不可能精确匹配理论值，需要根据实际情况进行适当的修订和调整。

6. 为什么实测阻抗常常比计算值低？

常见原因是阻焊层。阻焊的介电常数高于空气，覆盖在外层走线上会增大有效介电常数，从而降低阻抗，通常影响几个百分点。若计算时未纳入这一因素，实测就会系统性偏低。解决办法是在计算中考虑阻焊，或对关键区域做开窗处理。

7. 差分阻抗和单端阻抗要求能同时满足吗？

可以，但线宽与间距要联立求解。差分阻抗由线宽、线距与介质厚度共同决定，而单端阻抗主要由线宽与介质厚度决定。设计时应先确定叠构，再同时求解出满足两者的线宽与线距组合，必要时调整介质厚度。

8. 阻抗测试条放在哪里合适？

通常放在板的工艺边上，与板同批制作，走线结构要与被测的关键链路一致。放工艺边便于测试且不占用板内空间；若板内空间允许，也可以在板内靠近关键链路的位置放置，代表性更好。

9. 同一块板上不同层的阻抗线宽一样吗？

通常不一样。表层微带线与内层带状线的结构不同，即使目标阻抗相同，所需线宽也不同；此外不同层的介质厚度差异也会改变线宽。因此叠构表上每一层的阻抗线宽都应单独列出。

10. 阻抗不达标能不能通过调线宽补救？

已经做出来的板无法补救，只能在下一批调整。补救的方向有两个：调线宽（改光绘数据）或调介质厚度（改叠构）。前者成本低、见效快，是首选；后者影响板厚与其它层，通常只在叠构本身不合理时才采用。

11. 上升时间越短，对阻抗控制的要求越高吗？

是的。上升时间越短，信号包含的高频成分越丰富，对阻抗突变的敏感度越高，同时允许的无害突变长度也越短。因此高速器件换代后，即使频率不变，边沿变陡也会让原有的阻抗设计变得不够严谨。

相关阅读：如何避免印刷电路板设计中的常见错误 · PCB设计中的阻抗匹配与0欧电阻