高速PCB设计有哪些问答？特性阻抗公式与刚柔板设计

印刷电路板（PCB）设计是现代电子领域中不可或缺的一部分。在这一系列问答中，我们将讨论一些关于高速、高密度印刷电路板设计的重要问题，以帮助您更好地理解和应对这一领域的挑战。

进阶：什么时候才叫「高速设计」

高速与否并不取决于时钟频率，而取决于信号的上升沿时间与走线长度的关系。判断标准可以简化成一句话：当走线的传播延迟接近或超过信号上升沿时间的一定比例时，就必须按传输线来处理。

举个直观的例子：一个上升沿 1 ns 的信号，在 FR-4 中的有效长度约为 15 cm 量级，按六分之一判据，走线超过 2.5 cm 就该当作传输线处理。这意味着即便时钟只有几十兆赫兹，只要边沿足够陡，同样属于高速设计。

• 看边沿不看频率：同样 10 MHz 的时钟，慢速 CMOS 与快速逻辑器件的处理要求完全不同；
• 先查器件手册的上升沿：这是判断的起点，很多设计问题源于误用了输出边沿更陡的替代料；
• 宁可按高速处理：多做端接与阻抗控制的成本，远低于改板一轮的代价。

高速设计中的典型问题见高速PCB设计中的10个信号完整性问题；信号完整性总述见PCB设计中信号完整性问题。

16、国外高速印刷电路板设计资源

在高速数字电路的应用中，印刷电路板设计至关重要，尤其在通信网络和计算机领域。无论是通信网络还是计算机应用，都需要处理高频率的信号。在这方面，国外有许多优秀的技术书籍和资料可供参考。这些资源包括关于高速印刷电路板设计、信号完整性和EMI（电磁干扰）控制等方面的书籍。您可以通过图书馆、在线书店以及电子书来获取这些宝贵的资源，以提升自己在高速印刷电路板设计领域的知识和技能。

17、特性阻抗公式

在印刷电路板设计中，特性阻抗是一个关键参数，影响着信号的传输质量。以下是两个常用的特性阻抗公式：

微带线（microstrip）： Z = {87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)]

其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是印刷电路板材质的介电常数。这个公式适用于0.1 < (W/H) < 2.0和1 < (Er) < 15的情况。

带状线（stripline）： Z = [60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]}

其中，H为两参考平面的距离，并且走线位于两参考平面的中间。这个公式适用于W/H < 0.35和T/H < 0.25的情况。

理解和应用这些特性阻抗公式是高速印刷电路板设计中的关键一步，可以帮助您确保信号的稳定传输。

进阶：差分对设计容易做错的四件事

差分信号靠两根线之间的耦合工作，任何破坏对称性的做法都会削弱它的优势。实际设计中最常见的四个错误是：

1. 在两线之间加地线：直接破坏耦合，差分阻抗与回流路径同时改变，这是最典型的错误；
2. 两线长度不等又不做补偿：长度差会转化为相位差，共模抑制能力下降，还会产生共模辐射；
3. 间距忽宽忽窄：差分阻抗随间距变化，间距突变处就是阻抗突变点，会产生反射；
4. 换层时只打一个地过孔：两个网络都要换层，回流路径也要跟着换层，地过孔应成对放置。

关于等长补偿的做法也有讲究：补偿应放在长度差产生的那一端附近，而不是集中在末端绕一大段蛇形线；蛇形线的线段间距要足够大，否则蛇形段自身会产生串扰，把问题换个形式又带了回来。

• 紧耦合优先：在满足加工能力的前提下，两线尽量靠近，抗干扰能力更强；
• 全程同层：尽量避免差分对中途换层，换层必然引入不对称；
• 远离其它信号：与其它网络保持足够间距，避免外部串扰破坏差分平衡。

单端与差分的布线规则见单端和差分信号的PCB布线规则；阻抗的影响因素见影响PCB阻抗的4个主要因素。

18、差分信号线中的地线

在差分信号线设计中，中间一般是不能加入地线的。这是因为差分信号的工作原理之一是利用差分信号之间的相互耦合，从而获得一些优点，如噪声抵消和更好的信号完整性。如果在中间添加地线，将会破坏这种耦合效应，降低差分信号线的性能。

19、刚柔板设计与加工

刚柔板（Rigid-Flex PCB）是一种结合了刚性和柔性部分的印刷电路板，常见于需要弯曲或折叠的应用中。设计刚柔板可以使用一般的PCB设计软件，然后将设计文件以Gerber格式提供给刚柔板厂商进行生产。不过，需要注意的是，不同的刚柔板厂商可能会对最小线宽、最小线距和最小孔径等方面有不同的制造限制。此外，在刚柔板的弯曲部位，通常需要额外的铜皮以增强其耐用性。

20、印刷电路板与外壳接地

选择印刷电路板与外壳的接地点需要根据电流回流路径和信号传输需求来决定。这通常是为了提供低阻抗的路径，以确保回流电流能够有效地返回，同时控制其路径，减少电磁辐射。在高频器件或时钟发生器附近，通常会使用螺丝将印刷电路板的地层连接到外壳，以最小化电流回路的面积，从而降低电磁干扰的风险。

进阶：信号完整性要盯住的五类问题

这五类问题并非孤立：电源完整性差会直接表现为信号完整性差。很多看似莫名其妙的抖动，追到最后是去耦不足导致的地弹。因此在排查顺序上，通常建议先确认电源与地的质量，再看信号本身。

• 先电源后信号：确认平面阻抗与去耦是否到位，再分析走线；
• 先看眼图再看波形：眼图能同时反映抖动、噪声与幅度问题，信息密度更高；
• 分段定位：把链路按段隔离测试，比整链路排查效率高得多。

背板场景的设计技巧见高速背板设计技巧；分层堆叠与 EMI 的关系见PCB分层堆叠设计在抑制EMI上的作用。

通过了解这些问题，您可以更好地应对高速、高密度印刷电路板设计中的挑战，提高设计的质量和可靠性。

---

进阶：阻抗控制落地的五个步骤

公式算出来的阻抗只是起点，真正做出合格的阻抗板要经过一轮闭环：

1. 确定目标阻抗与容差：常见单端 50 Ω、差分 90 Ω 或 100 Ω，容差多为 ±10%，高速接口可收紧到 ±7%；
2. 由板厂提供叠构：板材型号、介质厚度、铜厚都由板厂的实际物料决定，不要自行假设；
3. 按叠构反算线宽：用场求解器而非仅靠经验公式，两者在厚铜与细线场合差异明显；
4. 在板上放置阻抗测试条：把关键阻抗线做成 coupon，与板同批制作；
5. 实测反馈修正：首板回来测 TDR，把偏差反馈给板厂调整线宽或介质厚度。

第 2 条最容易被忽略。设计端自行设定的介质厚度在板厂可能没有对应物料，等到投板才发现叠构做不出来，只能返工。设计冻结前先拿到板厂的叠构表，是省时间最有效的一步。

• 过孔也要算：高速链路上的过孔带来 stub 与阻抗不连续，关键链路要控制残桩长度或做背钻；
• 参考平面要连续：阻抗的前提是回流路径明确，跨分割的走线阻抗无从谈起；
• 绿油会影响阻抗：外层走线表面的阻焊层会略微降低阻抗，高精度要求时要一并纳入计算。

阻抗与损耗的系统说明见PCB阻抗和损耗对信号的影响；高频布线技巧见12个高频PCB电路板设计布线关键技巧。

常见问题解答

问题 16：有哪些国外关于高速印刷电路板设计的技术书籍和资料可以参考？

高速印刷电路板设计的技术书籍和资料丰富多样，可供参考。您可以通过在线书店或图书馆查找这些资源，以提升自己的知识水平。

问题 17：特性阻抗公式有哪些？

特性阻抗公式包括微带线和带状线两种，它们适用于不同的设计情境。正确理解和应用这些公式对于设计高速印刷电路板至关重要。

问题 18：为什么差分信号线中间不能加入地线？

差分信号线的性能依赖于信号之间的相互耦合效应，加入地线会破坏这种效应，降低信号的质量。

问题 19：刚柔板设计需要哪些特殊的软件和规范？国内哪里可以加工刚柔板？

刚柔板设计可以使用一般的PCB设计软件，并将设计文件提供给刚柔板厂商进行加工。不同厂商可能会有不同的制造限制，需要根据具体情况选择合适的厂商。

问题 20：如何选择印刷电路板与外壳的接地点？

选择接地点需要考虑电流回流路径和信号传输需求，以提供低阻抗的路径，并控制回流电流的路径，减少电磁辐射。通常在高频器件或时钟发生器附近选择接地点。

问题 21：多层板的层数是越多越好吗？

不是。层数增加带来布线资源与更好的参考平面，但成本、交期与压合难度同步上升。判断依据是 BGA 扇出需求、高速信号数量与电源轨数量；够用即可，过多层数只是浪费。

问题 22：什么时候需要背钻？

当信号速率进入数 Gbps 量级、且过孔残桩长度接近信号有效长度的显著比例时，残桩会形成谐振结构并造成插入损耗凹陷。此时应考虑背钻或改用盲孔，具体残桩允许值需结合速率与叠构评估。

问题 23：端接电阻该放在哪一端？

点对点的串联端接通常放在驱动端附近，并联端接放在接收端。总线型拓扑则要按实际拓扑选择，必要时两端都做端接。端接位置错误会削弱匹配效果，甚至使反射更严重。

问题 24：蛇形等长线会不会引入新问题？

会。蛇形段自身存在耦合，间距过小时会形成自串扰，导致信号在蛇形段内传播速度改变，反而破坏等长效果。经验做法是蛇形段间距不小于三倍线宽，并尽量把补偿段放在链路末端之外。

问题 25：刚柔板的弯折区能走高速线吗？

可以，但要遵循柔性区的专门规则：走线方向与弯折方向垂直、避免把过孔放在弯折区、必要时采用交错走线。此外柔性区的介质厚度与刚性区不同，阻抗需要单独计算，不能沿用同一线宽。

问题 26：仿真和实测差别大怎么办？

先核对模型与边界条件：器件 IBIS 模型是否正确、叠构参数是否为板厂实际值、过孔模型是否简化过度。多数偏差来自这三项。若仿真与实测长期偏差，应把实测数据回填修正模型，而不是直接放弃仿真。

相关工艺：如何避免印刷电路板设计中的常见错误