PCB电路板EMI设计规范与控制原则

PCB电路板上的EMI（电磁干扰）直接影响电子设备的稳定性和性能。本文将深入探讨PCB电路板EMI设计规范的核心原则，包括IC供电处理、时钟线处理和I/O口处理等关键环节。

一、IC的供电处理

1.1 确保每个IC的电源PIN都有一个0.1UF的去耦电容

对于每个IC的电源引脚，都要配备一个0.1UF的去耦电容。对于BGA芯片（Ball Grid Array，球栅阵列），需要在BGA的四个角上分别添加8颗0.1UF和0.01UF的电容。在PCB的供电走线中，特别要注意加入滤波电容，如VTT（Termination Voltage）。这不仅有助于电路的稳定性，还可以减少EMI。

二、时钟线处理

2.1 建议优先处理时钟线

对于频率大于等于66MHz的时钟线，每条线的过孔数不超过2个，平均不超过1.5个。频率小于66MHz的时钟线，每条线的过孔数不超过3个，平均不超过2.5个。长度大于12英寸的时钟线，如果频率大于20MHz，过孔数不超过2个。

2.2 过孔旁路电容处理

如果时钟线上存在过孔，在过孔相邻位置的第二层和第三层之间加入旁路电容，以确保参考层的高频电流环路在时钟线改变后仍然连续。旁路电容器应靠近过孔，最大距离不超过300 MIL。

2.3 时钟线布局原则

所有时钟线路原则上不得跨越岛屿。当时钟线上有两个过孔和一个岛屿时，应选择一个岛屿穿越。时钟线距离I/O侧板边缘500MIL以上，不得与I/O线走线。如果无法避免，时钟线和I/O端口线之间的距离应大于50 MIL。

2.4 时钟线参考层设置

当时钟线走在第四层时，时钟线的参考层（电源平面）应尽量在给时钟供电的电源平面上。时钟线应尽量少地引用其他电源平面。频率大于或等于66MHz的时钟线的参考电源平面必须是3.3V电源平面。

2.5 时钟线间距与走线

时钟线之间的距离应大于25 MIL。时钟线的进线和出线要尽量遥远，避免使用相似的线程方法。当时钟线连接到BGA等器件时，如果需要更换层次，最好避免使用PCB走线形式。BGA下面不要设置过孔，最好使用H型的PCB走线形式。

2.6 时钟信号注意事项

注意所有时钟信号，不要忽略任何时钟，包括AUDIO CODEC的AC_特别注意FS3-FS0。虽然它的名字不是时钟，但实际上也是一个时钟。时钟芯片的上拉和下拉电阻应尽量靠近时钟芯片。

三、I/O口处理

3.1 I/O口接地处理

每个I/O口，包括PS/2、USB、LPT、COM、SPEAK OUT和GAME，都分成一块地，最左边和最右边接数字地，宽度不小于200MIL或者三个过孔，其他地方不接数字地。如果COM2口是pin型的，尽量靠近I/O地。

3.2 EMI设备布局

I/O电路EMI设备应尽可能靠近I/O SHIELD。供电层和I/O口处的地层隔离成孤岛，Bottom和TOP层铺好，信号不跨越岛屿（信号线直接从PORT引出，不允许在I/O PORT进行长距离PCB走线）。

四、注意事项

PCB设计工程师应严格遵守EMI PCB设计规范，EMI工程师有权检查。PCB设计工程师应对因违反EMI PCB设计规范而导致的EMI测试失败负责。

EMI工程师负责PCB设计规范，但即使遵守EMI PCB设计规范仍未通过EMI测试，EMI工程师负责提供解决方案，并将其纳入EMI PCB设计规范中。EMI工程师负责对每个外设端口进行EMI测试，不得遗漏测试。

每位PCB设计工程师有权提出关于PCB设计规范的建议和疑问。EMI工程师负责回答问题，并在实验确认工程师的建议后将其添加到PCB设计规范中。EMI工程师应努力降低EMI PCB设计成本，减少磁珠的使用数量。

常见问题解答

1. 什么是PCB电路板的EMI？

PCB电路板的EMI是指电磁干扰，它可能对周围的电子设备或电路产生不希望的影响。EMI可以通过合适的设计和布局来减少。

2. 为什么IC的供电处理对EMI管理很重要？

IC的供电处理对EMI管理至关重要，因为不正确的供电设计可能导致电流回路不稳定，进而增加EMI的风险。

3. 时钟线处理中的过孔是什么？

过孔是一种将电路连接到不同PCB层的方法。在时钟线处理中，适当的过孔设计可以减少EMI。

4. 为什么I/O口处理对EMI有影响？

I/O口通常涉及到与外部设备的通信，因此它们的设计和连接也会影响EMI。合理的I/O口处理可以降低EMI风险。

5. 为什么PCB设计工程师需要遵守EMI PCB设计规范？

遵守EMI PCB设计规范可以确保PCB电路板的性能和稳定性，并减少不必要的电磁干扰。这有助于确保电子设备的可靠性和合规性。