一块电路板完成了布局布线，连通性和间距都没有问题，是否就算完成了呢？答案当然是否定的。在PCB（Printed Circuit Board，印刷电路板）设计中，后期检查是一项关键工作，常常被忽视，但它能够避免一些最基本的错误，从而节省时间和资源。
进阶：后期检查其实有四道关口
原文把后期检查拆成封装、布局、布线、EMC、丝印、其他共六项，这个划分是按「检查对象」来的。换个角度，按「检查时机」划分会更不容易漏项——后期检查应当分布在四个关口上：
| 关口 | 时机 | 核心检查内容 | 漏检代价 |
|---|---|---|---|
| 封装关口 | 建库与调用时 | 焊盘尺寸、孔径、丝印轮廓 | 整批焊不上 |
| 布局关口 | 布局完成时 | 模块集中度、干扰源隔离、结构配合 | 需重新布局 |
| 布线关口 | 布线完成时 | 线宽载流、差分对等长、回流路径 | 功能异常、EMI 超标 |
| 投板关口 | 输出 Gerber 前 | DRC、孔环、工艺边、阻抗表 | 工厂打回、延期 |
这四道关口的共同特点是：越靠前的关口，漏检代价越高。封装错了整批报废，布局错了要重画，而投板前的检查即使发现几十处小问题，通常也只是改一次文件的事。
- 封装关口：新器件建库后必须与 datasheet 逐项核对，并做一次打印 1:1 实物比对；
- 布局关口：先确认结构限制（限高、禁布区、接口位置），再放元件；
- 布线关口：先布关键网络（电源、时钟、差分），再填充普通信号；
- 投板关口：用检查表逐项打勾，不要凭记忆。
- 按上述顺序设置检查点，每个关口结束才进入下一步；
- 把检查结果写进设计说明，便于后续追溯；
- 对关键项目做交叉互检，由第二人复核。
布局规范详见A Summary of 10 PCB Design Process Defects；间距要求见Electrical Safety Clearances。
电路板设计的关键步骤
一块PCB的设计需要经历多个关键步骤，包括布局、布线、封装元件等。然而，设计完成并不代表电路板就没有问题。以下是一些后期检查的关键要素，它们有助于确保设计的准确性和可靠性。
1. 元件封装
a. 焊盘间距
如果您使用新的器件并自己创建元件封装，确保焊盘间距合适。焊盘间距的大小直接影响到元件的焊接质量。
b. 过孔大小
对于插件式器件，要保留足够的余量，通常不小于0.2mm，以确保插件安装顺利。
c. 轮廓丝印
器件的轮廓丝印最好稍大于实际大小，以确保器件可以轻松安装。
进阶：焊盘尺寸的量化核查方法
原文提到焊盘间距、过孔余量与丝印轮廓，这三项都可以进一步量化。焊盘设计的核心公式是：
- 焊盘长度 = 引脚长度 + 两端延伸量，两端延伸通常各取 0.3 – 0.5 mm；
- 焊盘宽度 = 引脚宽度 + 补偿量，密度较高时取引脚宽度的 1.0 – 1.1 倍；
- 焊盘间距（脚跟到脚跟）：至少保留 0.2 mm 的阻焊桥，否则连锡风险上升；
- 插件孔孔径 = 引脚最大尺寸 + 0.2 – 0.4 mm 余量，方形引脚按对角线算。
对于细间距元件（如 0.4 mm、0.5 mm pitch 的 QFP 与 BGA），焊盘尺寸就不能再按经验放大了。此时应遵循 IPC-7351 的密度等级划分：密度等级 A（最大焊盘，便于手工焊）、B（标准，回流焊推荐）、C（最小，高密度场景）。多数量产项目选 B 级即可。
- 拿到 datasheet 的封装尺寸图，确认是公制还是英制；
- 按密度等级算出焊盘尺寸；
- 打印 1:1 图纸，把实物元件放上去目视比对；
- 确认无误后入库并标注来源与版本。
设计常见错误见How to Avoid Common Mistakes in Printed Circuit Board Design；板材与封装匹配见PCB Sheets。
2. 布局
a. IC的位置
避免将IC（集成电路）靠近电路板边缘，这有助于提高电路板的可靠性。
b. 同一模块电路的器件
将同一模块电路的器件放在靠近彼此的位置。例如，去耦电容应靠近IC的电源脚，以确保功能的实现。
c. 插座的位置和方向
根据实际结构，为了方便安装，将插座安排在就近原则下，通常靠近电路板边缘。同时，确保插座的方向正确，特别是对于平插的插座，插口应朝向电路板外部。
d. Keep Out区域
确保Keep Out区域没有放置器件，以避免干扰其他部分。
e. 干扰源的位置
将高速信号、高速时钟或大电流开关信号等干扰源远离敏感电路，使用铺铜来隔离它们，以降低电磁干扰的可能性。
3. 布线
a. 线宽
选择适当的线宽，结合工艺和承载电流的需求。线宽不应小于PCB厂家规定的最小线宽，通常以1mm/A为基准。
b. 差分信号线
对于USB、以太网等差分信号线，确保走线等长、平行、同一平面，并根据阻抗要求确定间距。
c. 高速线的回流路径
高速线容易产生电磁辐射，走线时要注意回流路径，避免形成电磁干扰。
d. 模拟信号线
模拟信号线应与数字信号线分开布线，避免从干扰源旁经过，并确保线路尽可能短。
进阶：布线检查可以量化到这几项
原文给出了线宽、差分线、回流路径、模拟数字分离四条原则。落到检查表上，可以变成以下几项可判定的条目：
| Checklist Items | 判定标准 | 不合格后果 |
|---|---|---|
| 载流线宽 | 按 1 mm/A（1 oz、10 ℃ 温升）留 20%–30% 余量 | 走线发热、压降过大 |
| Differential Equivalence | 长度差 ≤ 5 mil（高速链路按协议要求） | 共模噪声、眼图劣化 |
| 差分对间距 | 全程恒定，避免跨分割 | 阻抗突变 |
| Return Path | 信号层下方参考平面连续无割裂 | EMI 上升、串扰增大 |
| The 3W Rule | 线中心距 ≥ 3 倍线宽 | 串扰超标 |
| 20H Rule | 电源层内缩 ≥ 20 倍层间距 | 边缘辐射 |
Among them回流路径是最容易被忽视又最致命的一项。高速信号并不会沿最小电阻路径回流，而是沿最小电感路径，也就是信号线下方的参考平面。一旦参考平面被开槽或分割打断，回流被迫绕行，环路面积骤增，辐射与串扰同时恶化。
- 不要跨分割布线：信号线下方若必须跨过平面缝隙，应在附近加缝合电容；
- 换层时补地过孔：信号换参考层时，在过孔旁 100 mil 内放置地过孔；
- 避免直角走线：直角处的线宽变化会造成阻抗突变，改用 45° 或圆弧；
- 时钟线包地处理：两侧加地线并打地过孔，抑制辐射。
信号完整性详见Signal Integrity Issues in PCB Design；过孔设计要点见Electrical Safety Clearances。
4. EMC和信号完整性
a. 端接电阻
对于高速或长线路的数字信号线，在末端串入匹配电阻，以提高信号完整性。
b. 输入信号线并接小电容
对于从接口输入的信号线，在靠近接口的位置并接入适当大小的电容，以减少干扰并维持信号完整性。
c. 驱动能力
对于驱动电流较大的开关信号，考虑使用三极管进行驱动。对于扇出数较大的总线，可以使用缓冲器进行驱动。
5. 丝印
a. 板名、时间、PN码
在电路板上标注板名、制作时间和产品编号。
b. 标注
对于一些接口的管脚或关键信号，进行明确的标注。
c. 元件标号
确保元件标号摆放在适当的位置，避免摆放在过孔位置。
进阶：热设计与可维护性也应在后期检查内
原文六项检查偏重电气与工艺，但后期检查还有两个维度不该漏掉：热与Maintainability。这两项一旦出问题，往往要等到样机运行一段时间才暴露。
- 发热元件分布：功率器件不要集中在一处，避免形成局部热点；
- 散热通路：确认发热元件下方是否有散热过孔阵列、是否连接到内层大铜面；
- 热敏感元件避让：电解电容、晶振等应远离热源；
- Testability：关键信号是否留出测试点，间距是否兼容测试针；
- 可返修性：BGA 周围是否留出返修空间，底部是否有阻碍加热的元件。
散热过孔是成本最低的改善手段之一：在功率器件的散热焊盘下方打满过孔（常用 0.3 mm 孔径、0.6 – 0.8 mm 间距），把热量导到内层或背面铜面，可显著降低结温。需要注意的是过孔要塞孔或做树脂填平，否则焊接时会产生锡珠与空洞。
6. 其他
Mark点
对于需要机器焊接的PCB，添加两到三个Mark点，以确保准确定位。
进阶：EMC 三要素与常见整改手段
EMC 问题永远可以拆成三要素：Interference Sources, Coupling Paths, Sensitive Equipment。整改时只要切断其中任一环节即可，但三者的代价差别很大：
- 抑制干扰源：最彻底，成本最低，但要在设计阶段做。手段包括降低驱动强度、加串阻、放缓上升沿；
- 切断耦合路径：最常用，手段包括包地、屏蔽、滤波、减小环路面积；
- 保护敏感设备：最后手段，手段包括加滤波电容、TVS、提高抗扰度设计。
实际项目中 EMC 超标后的整改顺序通常是：先确认是辐射还是传导超标，再定位超标频点，最后反推干扰源。频点是最有价值的线索——把超标频率与板上时钟频率做倍数比对，往往能直接定位到某一路时钟或开关电源。
- 超标频点与板内时钟、开关频率做谐波比对；
- 用近场探头扫查，定位辐射热点；
- 针对热点采取屏蔽、包地或调整驱动；
- 复测确认，并记录整改措施供后续项目参考。
需要注意的是，整改阶段能做的往往是「打补丁」，效果与成本都不如设计阶段的预防。把 EMC 当作布局布线阶段就要考虑的事情，是避免后期反复整改的根本办法。
Conclusion
后期检查是PCB设计中不可或缺的步骤，它能够避免一些最基本的错误，确保电路的可靠性和性能。不要忽视这一关键步骤，它将有助于减少后期的工作和资源浪费，确保您的PCB设计顺利进行。
进阶：投板前的最终复核表
把前文所有检查项压缩成一张投板前复核表，逐项打勾，能在很大程度上避免低级错误流入工厂：
| Category | 复核项 | 是否完成 |
|---|---|---|
| 封装 | 新器件焊盘与 datasheet 核对、1:1 打印比对 | □ |
| 布局 | IC 远离板边、去耦电容靠近电源脚、禁布区无器件 | □ |
| Wiring | 载流线宽核算、差分等长、回流路径连续 | □ |
| EMC | 干扰源隔离、端接电阻、接口滤波电容 | □ |
| Screen Printing | 板名版本、极性标注、标号避让焊盘 | □ |
| Process | Mark 点、工艺边、拼版方式、板厚公差 | □ |
| Documents | Gerber 完整性、钻孔文件、阻抗表、特殊要求说明 | □ |
这张表的价值不在于内容有多复杂，而在于强制把检查动作从「凭经验扫一眼」变成「逐项确认」。实践中，多数打回重做的问题都属于表上已有的条目，只是当时没有被正式检查到。
- 文件完整性：缺一层 Gerber 或少一个钻孔文件是最常见的低级错误；
- 版本一致性：原理图和 PCB 的版本号必须同步，避免改了原理图忘记更新板；
- 特殊要求显式化：阻抗、塞孔、金手指斜边等要求必须写在工艺说明里。
高难度板工艺能力见HDI高密度互连板；测试方案见PCBA Testing。
Frequently Asked Questions
1. 为什么后期检查在PCB设计中如此重要？
后期检查能够避免一些最基本的错误，确保电路的可靠性和性能，减少后期的工作和资源浪费。
2. 什么是Keep Out区域？
Keep Out区域是电路板上禁止放置器件的区域，通常用于防止干扰或维持安全距离。
3. 为什么要远离干扰源？
远离干扰源可以降低电磁干扰的可能性，确保电路的正常运行。
4. 什么是EMC？
EMC（Electromagnetic Compatibility，电磁兼容性）是指电子设备在电磁环境中能够正常工作而不会产生或受到其他设备的干扰的能力。
5. 为什么要标注元件和接口？
标注元件和接口有助于识别和排除问题，提高维护和维修的效率。
6. 差分对一定要等长吗？
要，但允许的误差取决于信号速率。低速差分（如 USB 2.0）允许几十 mil 的长度差；高速串行链路通常要求控制在 5 mil 以内，且要在同一段内补偿，而不是集中在末端绕蛇形线。绕线时注意保持 3W 间距，否则补偿段本身会成为串扰源。
7. 去耦电容放多近才算近？
经验标准是电容到 IC 电源脚的走线总长不超过 100 mil（约 2.5 mm），并且要先经过电容再到芯片引脚，而不是先到引脚再分支到电容。高频去耦（0.1 μF 级）比低频去耦（10 μF 级）对距离更敏感，应优先保证小电容的位置。
8. 为什么要避免直角走线？
直角拐角处的有效线宽会变宽，导致该点特性阻抗下降，形成阻抗不连续点；同时拐角外侧的电场集中，辐射也略高。在 GHz 级信号上这些效应才明显，低速信号影响很小。用 45° 或圆弧拐角是零成本的好习惯。
9. 铺铜一定会改善 EMC 吗？
不一定。实心铺铜若没有良好的接地过孔连接，会变成浮动导体，反而成为辐射天线。正确做法是在铺铜区域均匀打地过孔（间距通常取 λ/20 或按经验每 100 – 200 mil 一个），让铺铜真正成为低阻抗的参考面。
10. Mark 点有什么具体要求？
通常是直径 1.0 – 1.5 mm 的裸铜圆点，表面处理与焊盘一致，周围留出直径 3 mm 左右的无阻焊、无丝印空区作为背景对比。整板至少放 2 个（对角分布，用于校正旋转），精细元件附近可再加局部 Mark 点。
11. 后期检查能不能靠自动化工具完成？
能完成大部分。DRC 可以检查间距、线宽、孔环等规则类问题，DFM 工具可以检查可制造性，仿真工具可以评估信号完整性与电源完整性。但封装与 datasheet 的符合性、结构配合、丝印可读性这类问题仍需人工确认，两者应结合使用。
Related Processes：Electrical Safety Clearances · How to Avoid Common Mistakes in Printed Circuit Board Design
